

APELLIDOS: _____ NOMBRE: _____

Hojas adicionales adjuntas: _____

Normas: Escribe los apellidos y el nombre en cada hoja de examen y en cada hoja adicional que utilices. Es posible escribir la respuesta en la misma hoja de cada ejercicio, pero si utilizas hojas adicionales no mezcles en la misma hoja respuestas de ejercicios diferentes: se entregará cada ejercicio por separado. La respuesta a los ejercicios debe estar escrita con bolígrafo. Está permitido el uso de calculadora. Al terminar, indica en cada hoja de examen las hojas adicionales utilizadas para cada ejercicio.

Un sistema cuenta con un procesador con una frecuencia de reloj de 4 GHz. El ancho de palabra es de 64 bits. La memoria principal es de 1 GiB (2^{30} B), divididos en 2 módulos de 512 MiB con entrelazamiento de orden inferior configurados en *Dual Channel*.

Dispone de memoria caché organizada en dos niveles

- L1: 32 kiB (2^{15} B), líneas de 64 Bytes, asociativa por conjuntos de 8 vías, con algoritmo de reemplazo LRU y políticas de ubicar en escritura (*write-allocate*) y post-escritura (*write-back*)
- L2: 256 kiB (2^{18} B), líneas de 64 Bytes, asociativa por conjuntos de 4 vías, con algoritmo de reemplazo FIFO y políticas de ubicar en escritura (*write-allocate*) y post-escritura (*write-back*)

El espacio virtual está paginado, con un esquema de traducción en 2 niveles. El tamaño de página es de 4 kiB y cada Tabla de Páginas de primer o segundo nivel ocupa exactamente una página. Cada entrada de una Tabla de Páginas ocupa exactamente 4 Bytes, donde el bit más significativo es el bit de residencia y los bits menos significativos son el número de página física. Los restantes son bits de protección y control. Para acelerar la traducción se utiliza una TLB de 256 entradas.

Como almacenamiento secundario tiene un conjunto de discos SSD de 2 TiB cada uno.

El procesador, la memoria principal y el almacenamiento secundario están conectados a través de un bus multiplexado síncrono de 64 bits a 1 GHz.

Contesta a las siguientes preguntas:

- [2p] 1. ☐ Solicito el examen correspondiente a la parte de procesador. Marcando esta casilla se anulará la calificación obtenida en el primer parcial de ejercicios y se reemplazará por la obtenida en este examen.
- [2p] 2. ☐ Solicito el examen correspondiente a la parte de memoria principal y memoria caché. Marcando esta casilla se anulará la calificación obtenida en el segundo parcial de ejercicios y se reemplazará por la obtenida en este examen.

[0.75p] 3. Un núcleo de un procesador Intel Core i9-12900K trabaja a una frecuencia base de 4.0 GHz, y posee dos unidades de ejecución vectoriales AVX-2 capaces de ejecutar 8 operaciones en punto flotante por ciclo cada una. Contesta a las siguientes preguntas:

- (a) **0.25p** ¿Cuál es el rendimiento máximo teórico en GFLOPS de este núcleo? Sabiendo que el procesador cuenta con ocho núcleos idénticos, ¿cuál será el rendimiento máximo teórico del procesador completo?

- (b) **0.25p** Se ejecuta en el procesador el siguiente código:

```
float r, a[N];
for( int i = 0; i < N; ++i )
    r = r + a[i];
```

Supongamos que el rendimiento de este código no está limitado por la capacidad de las unidades de ejecución en punto flotante, sino por el sistema de memoria. Si el mismo tiene un ancho de banda de 32 GB/s, ¿cuál será el rendimiento máximo en GFLOPS del procesador al ejecutar el código? Recuerda que cada elemento de tipo `float` ocupa 4 bytes.

- (c) **0.25p** Supongamos ahora que el código ensamblador que ejecuta el lazo del apartado anterior incluye una carga, una suma en punto flotante, una suma de enteros con operando inmediato y un salto condicional. En una ejecución concreta del código se ha medido un rendimiento de 6.4 GFLOPS. ¿Cuál ha sido el rendimiento expresado en MIPS?

APELLIDOS: _____ NOMBRE: _____

Hojas adicionales adjuntas: _____

- [2p] 4. La CPU solicita los datos correspondientes a la dirección virtual 0x0121 27B4. En la entrada de la tabla de páginas de primer nivel se encuentra el contenido 0xA274 14A0 y en la entrada de la tabla de páginas de segundo nivel 0x8002 4605.

(a) **0.25p** Determina en qué campos se divide la dirección virtual.

(b) **0.25p** Determina cómo se divide una dirección física para memoria virtual.

(c) **0.4p** Calcula la dirección física de las entradas correspondientes de las tablas de páginas de nivel 1 y 2 si la tabla de páginas de primer nivel se encuentra al comienzo de la memoria física.

(d) **0.2p** ¿Cuál es la dirección física resultante del proceso de traducción?

(e) **0.1p** ¿Qué información se escribirá en la TLB?

(f) **0.2p** Determina el tamaño del Espacio Virtual.

(g) **0.2p** Si la caché L1 es una caché con índices virtuales y etiquetas físicas (VIPT), calcula en qué conjunto de la caché se encontrará el dato referenciado por la dirección virtual del enunciado.

(h) **0.2p** ¿Qué ventajas e inconvenientes tiene una caché virtual con respecto a otros tipos de caché?

(i) **0.2p** ¿Qué ventaja aporta realizar la traducción en varios niveles con respecto a una traducción directa en un único nivel?

APELLIDOS: _____ NOMBRE: _____

Hojas adicionales adjuntas: _____

[0.5p] 5. El almacenamiento secundario de este sistema está configurado en RAID 1+0 para incrementar la seguridad de la información.

(a) **0.15p** ¿Cuántos discos reales tiene el sistema para la capacidad neta de 8 TiB?

(b) **0.20p** ¿Qué ventajas o inconvenientes tendría sobre el método actual utilizar RAID 0+1?

(c) **0.15p** Para incrementar la cantidad de información neta en el sistema sin invertir en nuevo hardware, garantizando a la vez que exista cierta redundancia, se implementa un RAID 6. ¿Cuál sería ahora la cantidad de información neta que tendríamos?

[0.75p] 6. A través del bus indicado, la CPU solicita la transferencia de una página (4 kiB) a memoria física. En cada ciclo de reloj del bus (frecuencia 1 GHz) se pueden transmitir 64 bits de información o una dirección de memoria. El bus permite transacciones de 32 palabras, necesitando para el acceso al primer bloque de 8 palabras en el sistema de almacenamiento 100 ns, y para cada grupo de 8 palabras adicional 30 ns. La transferencia de un bloque a través del bus se puede solapar con el acceso a los siguientes datos. Entre transacciones de bus es necesario esperar 1 ciclo de reloj de bus.

(a) **0.25p** ¿Cuántas transacciones de bus se realizarán para transferir una página completa?

(b) **0.50p** Calcula la latencia de la transferencia completa.